SALSWIFT1（以下简称为 SF1）PSRAM 用户指南

1 术语/缩略词

FPGA : Field Programmable Gate Array 现场可编程门阵列

PSRAM : Pseudo Static Random Access Memory 伪静态随机存储器

2 关于本手册

SF1 PSRAM 用户指南主要内容包括 PSRAM 控制器的架构、端口说明、时序说明、配置调用等。主要用于帮助用户快速了解 SF1 PSRAM 的特性、特点及使用方法。

3 主要特征与性能

3.1 主要特征

- SF1 系列内嵌两片 4Mx8bits 的 PSRAM，总存储容量达到 64Mbits；
- 内部集成了 PSRAM 硬核控制器，通过简单的自定义接口即可读写 PSRAM，无需设计复杂的控制逻辑，减少资源占用；
- 支持旁路硬核控制器，由用户自己直接访问 PSRAM，使得设计更加灵活；
- PSRAM 硬核控制器可以配置低功耗模式，在空闲时关闭时钟以降低功耗。

3.2 工作频率与读写带宽

- 单片 PSRAM 和硬核控制器最高支持 200MHz 读写频率；
- 单片 PSRAM 和硬核控制器最大读写带宽达 400MB/s；

4 PSRAM 硬核控制器架构

4.1 整体结构

PSRAM 硬核控制器框图如图 4-1 所示，整个硬核控制器包含 PSRAM 控制器 PSRAM_CTRL 和 PSRAM 数据通路切换模块 SOFT/HARD_MUX。

PSRAM_CTRL 模块可以实现 PSRAM 的静态配置和动态读写功能，用户通过简单的自定义接口即可访问 PSRAM，无需关注 PSRAM 具体的读写流程，省去了控制逻辑，节省了资源消耗。

SOFT/HARD_MUX 模块可以实现 PSRAM 数据通路切换，当用户不想使用硬核控制器，而直接去访问 PSRAM 端口，可以通过控制 SOFT/HARD_MUX 模块旁路硬核控制器，将 PSRAM 的端口直接开放给用户。



图 4-1 PSRAM 硬核控制器框图

4.2 使用硬核控制器模式

当使用 PSRAM 硬核控制器时，数据通路如图 4-2 所示。



图 4-2 使用硬核控制器时数据通路

此时 PSRAM 模块连接框图如图 4-3 所示，PSRAM 的模式配置以及读写操作都由 PSRAM 控制器控制，用户通过配置 PSRAM 控制器的静态配置端口来配置 PSRAM，通过简单的自定义接口来读写 PSRAM。



图 4-3 PSRAM 硬核控制器连接框图

4.3 旁路硬核控制器模式

当用户不需要硬核控制器，直接访问 PSRAM 时，可以旁路 PSRAM 控制器，将 PSRAM 端口直接开放出来，数据通路如图 4.4 所示。



图 4-4 旁路硬核控制器时数据通路

此时 PSRAM 模块连接框图如图 4-5 所示，PSRAM 的所有端口都开发给用户，PSRAM 的模式配置以及读写操作都由用户逻辑控制。



图 4-5 旁路硬核控制器连接框图

5 PSRAM 硬核控制器使用说明

5.1 端口说明

PSRAM 硬核控制器的端口说明见表 5-1。

表 5-1 PSRAM 硬核控制器端口说明表

名称	位宽	方向	信号说明
rst_i	1	input	系统复位，高电平有效
clk_i	1	input	系统时钟
clk_90_i	1	input	系统时钟 clk_i 移相 90 度后的时钟
clk_unknown_phase_i	1	input	系统时钟 clk_i 移相一定相位后的时钟。当 DQS 采集时钟使能 use_dqs_en_i=0 时，可使用该时钟采集回读数据。
use_dqs_en_i	1	input	回读采集时钟选择 1：选择 DQS 作为回读时钟 0：选择 clk_unknown_phase_i 作为回读时钟
idle_en_i	1	input	空闲时关闭时钟使能标志。 1：当用户不做任何操作时关闭 psram 时钟，降低功耗。 0：一直开启 param 时钟。
dqs_delay_i	5	input	dqs 延时控制，选择不同延时的 dqs，以便精准采样 PSRAM 颗粒回读数据，最大支持 32 级延时调节，每级延迟 40~100ps。在 tready_o 为高时修改此参数有效，建议在上电之后做一次训练，dqs_delay_i 每加 1，对比读写数据是否一致，得到一个训练窗口，取窗口的中间值作为最后的 dqs_delay 值。当选择 clk_unknown_phase_i 作为回读时钟时，dqs_delay_i 设置无效
drive_str_i	2	input	驱动强度设置，用于配置 PSRAM MR0[1:0] 2’b00：1/16

			2’b01：1/2 2’b10：1/4 2’b11：1/8
latency_code_i	3	input	回读延时设置，用于配置 PSRAM MR0[4:2]，该参数的设置和时钟频率有关，不同 latency code 值对应的频率如下。 3’b010：66MHz 3’b011：109MHz 3’b100：133MHz 3’b101：166MHz 3’b110：200MHz 3’b111：233MHz
lt_i	1	input	回读延时模式，用于配置 PSRAM MR0[5]，取值 0 表示可变延时，反之固定。当 lt 的值取 0 时 psram 回读数据的延时不确定，容易造成数据回读异常，建议设置为 1。
wl_i	1	input	写入延时控制，用于配置 PSRAM MR4[7]，当系统时钟大于 166MHz 时，取值为 1，反之取值为 0。
tvalid_i	1	input	写入的帧数据同步指示，高电平有效。
tlast_i	1	input	写入的帧尾指示
tkeep_i	2	input	写入的字节有效指示。 2’b00：写入数据不需要丢掉处理。 2’b01：仅 tdata_i[7:0]需要丢掉。 2’b10：仅 tdata_i[15:8]需要丢掉。 2’b11：tdata_i[15:0]需要丢掉。
tdata_i	16	input	写入的帧数据。
tready_o	1	output	写入帧数据的准备指示，高电平有效。
rvalid_o	1	output	回读 PSRAM 数据的同步指示，高电平有效
rdata_o	16	output	回读 PSRAM 的数据
sample_full_o	1	output	回读数据跨时钟 FIFO 的满信号标志
sample_empty_o	1	output	回读数据跨时钟 FIFO 的空信号标志
sram_dqs	1	inout	连接至 PSRAM 颗粒 DQS 端口，用户无需关注
sram_adq	8	inout	连接至 PSRAM 颗粒 A/DQ 端口，用户无需关注
sram_dm	1	output	连接至 PSRAM 颗粒 DM 端口，用户无需关注
sram_clk	1	output	连接至 PSRAM 颗粒 CLK 端口，用户无需关注
sram_clk_n	1	output	连接至 PSRAM 颗粒 CLK#端口，用户无需关注
sram_ce_n	1	output	连接至 PSRAM 颗粒 CE#端口，用户无需关注

5.2 PSRAM 静态配置

PSRAM 在读写之前需要进行配置，在硬核控制器中是通过静态配置来实现的。在调用 PSRAM 硬核控制器的时候，在配置端口填入配置参数，硬核控制器会在上电或者复位之后配置 PSRAM，配置完毕之后会将 tready_o 信号拉高，表明配置完成，可以进行读写数据了，时序如图 5-1 所示。



图 5-1 PSRAM 静态配置时序图

5.3 读取模式寄存器

PSRAM 模式寄存器共有四个，如表 5-2 所示，MRA 是模式寄存器地址，MR NO 是寄存器编号。

表 5-2 PSRAM 模式寄存器表

MRA	MR NO	Bit7	Bit6	Bit5	Bit4	Bit3	Bit2	Bit1	Bit0
3’h0	MR0	‘00’		LT	Latency Code			Driver Str	
3’h1	MR1	‘0’	Rev	Density	Vendor ID				
3’h2	MR2	GB	‘1’	rsvd	Dev ID		‘001’		
3’h4	MR4	WL	rsvd			‘0’	PASR		

通过发送特定的指令 MR 来读取 PSRAM 模式寄存器，指令格式如图 5-2 所示。



图 5-2 模式寄存器读指令

模式寄存器的读时序如图 5-3 所示，首先发送模式寄存器读指令 MR，等到控制器从 PSRAM 读取到模式寄存器数据 MD 之后便从读数据端口将数据输出。

图 5-3 模式寄存器读时序

PSRAM 的模式寄存器在读取的时候会一次性读出两个字节的数据，包括本次要读取的数据和无关数据，读地址对应的读数据见表 5-3，从表中可以看出读出的有效数据为 MD 的高八位。

表 5-3 读地址对应的读数据表

MRA	MD[15:8]	MD[7:0]
3’ h0	MR0	MR1
3’ h1	MR1	MR2
3’ h2	MR2	MR4
3’ h4	MR4	MR0

5.4 写数据

通过特定的帧结构将数据写入 PSRAM 硬核控制器，一帧数据中包括帧头、地址以及数据，如图 5-4 所示。



图 5-4 写数据帧格式

帧头中 LEN 为 13bit，取值小于等于 13’ d512，因此单次写入 PSRAM 有效数据的长度最大为 512，即 1024 字节，写数据的时序如图 5-5 所示。



图 5-5 写数据时序图

5.5 读数据

读数据的数据结构和写数据类似，也是通过数据帧将读取地址和读取数据长度发送给控制器，一帧数据中包括帧头和地址，如图 5-6 所示。



图 5-6 读数据帧格式

帧头中 LEN 为 13bit，取值小于等于 13’ d512，因此单次读取 PSRAM 有效数据的长度最大为 512，即 1024 字节。控制器在收到读数据的指令之后会根据指令中的数据长度和数据地址，去从 PSRAM 中读取数据，然后将数据从读端口送出来，时序如图 5-7 所示。



图 5-7 读数据时序图

6 PSRAM 旁路硬核控制器使用说明

6.1 端口说明

旁路 PSRAM 硬核控制器时，开放给用户的 PSRAM 的端口说明见表 6-1。

表 6-1 PSRAM 端口说明表

名称	位宽	方向	信号说明
sram_adq [7:0]	8	inout	地址/数据总线
sram_dm	1	input	数据掩码，高电平有效，sram_dm=1 表示“不写”
sram_ce_n	1	input	芯片选择，低电平有效。当 sram_ce_n=1 时，芯片处于待机状态。
sram_clk	1	input	时钟信号
sram_clk_n	1	input	时钟信号，和 sram_clk 互为反相
sram_dqs	1	inout	数据选通时钟

7 调用说明

7.1 硬核控制器调用说明

PSRAM 硬核控制器需要在 IP Generator 中去例化，在 IP Generator 中的 Memory and Storage 选项下选择 PSRAM Controller，如图 7-1 所示。



图 7-1 IP Generator 中 PSRAM 控制器位置

双击 PSRAM Controller 进入到 PSRAM 控制器的配置界面，如图 7-2 所示，在 Component Name 中填入例化的 PSRAM 控制器名称，选择 PSRAM Controller + PSRAM，再选择 PSRAM0 或者 PSRAM1，然后点击 OK 选项即可例化 PSRAM 控制器。



图 7-2 PSRAM 控制器配置界面

例化的 PSRAM 控制器的顶层模块如图 7-3 所示，PSRAM 控制器顶层中连接到 psram 的端口可以无需例化。

```
psram u_psram(

    .clk_i                ( I_clk                 ),
    .clk_90_i             ( I_clk_90d             ),
    .clk_unknown_phase_i  ( I_clk_user            ),
    .rst_i                ( I_rst                 ),

    .use_dqs_en_i         ( USE_DQS_EN            ),
    .idle_en_i            ( IDLE_EN               ),
    .dqs_delay_i          ( I_dqs_delay           ),
    .drive_str_i          ( PSRAM_DRIVE_STRENGTH  ),
    .latency_code_i       ( PSRAM_LATENCY_CODE    ),
    .lt_i                 ( PSRAM_LT              ),
    .wl_i                 ( PSRAM_WL              ),

    .sample_full_o        ( S_sample_fifo_full_nc  ),
    .sample_empty_o       ( S_sample_fifo_empty_nc ),

    .tvalid_i             ( I_wr_valid            ),
    .tlast_i              ( I_wr_last             ),
    .tkeep_i              ( I_wr_keep             ),
    .tdata_i              ( I_wr_data             ),
    .tready_o             ( O_wr_ready            ),
    .rvalid_o             ( O_rd_valid            ),
    .rdata_o              ( O_rd_data             )
);
```

图 7-3 PSRAM 控制器例化顶层

7.2 旁路硬核控制器调用说明

在 PSRAM 控制器的配置界面选择 PSRAM Only，再选择 PSRAM0 或者 PSRAM1，然后点击 OK 选项即可例化，如图 7-4 所示。



图 7-4 PSRAM Only 控制器配置界面

例化的 psram only 的顶层模块如图 7-5 所示。

```
psram_only u_psram_only(
    .sram_clk       ( sram_clk     ),
    .sram_clk_n     ( sram_clk_n   ),
    .sram_ce_n      ( sram_ce_n    ),
    .sram_dm        ( sram_dm      ),
    .sram_dqs       ( sram_dqs     ),
    .sram_adq       ( sram_adq     )
);
```

图 7-5 PSRAM Only 顶层

版本信息

日期	版本	说明
2022/4/15	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。